快速发布采购 管理采购信息

WM8768是一款适用于DVD的多声道音频24位,192kHz 8通道DAC

时间:2019-5-8, 来源:互联网, 文章类别:元器件知识库

描述
WM8768是一款适用于DVD的多声道音频DAC用于家庭高保真音响的环绕声处理应用汽车和其他视听设备。
使用四个立体声24位多位Σ-ΔDAC过采样数字插值滤波器。数字音频输入字长度为16-32位,采样率为8kHz支持192kHz。每个DAC通道都有独立的数字音量和静音控制。
音频数据接口支持I 2 S,左对齐,右合理的和DSP数字音频格式。该器件可通过3线串行接口或直接使用硬件接口。这些接口提供对频道选择等功能的访问,音量控制,静音,去加重和力量管理设施。该器件采用28引脚封装
SSOP。

特征
带PCM的8通道DAC。
音频性能
103dB SNR('A'加权@ 48kHz)DAC
DAC采样频率:8kHz - 192kHz
3线SPI串行或硬件控制接口
可编程音频数据接口模式
I 2 S,左,右对齐或DSP
16/20/24/32位字长
四个独立的立体声DAC输出,独立
数字音量控制
主或从音频数据接口
2.7V至5.5V模拟,2.7V至3.6V数字电源
手术
28引脚SSOP封装
应用
DVD播放器
环绕声AV处理器和Hi-Fi系统
汽车音响

框图

绝对最大额定值
绝对最大额定值仅为压力额定值。连续操作可能会对设备造成永久性损或超出这些限制。设备功能操作限制和保证的性能规格在Electrical下给出指定测试条件下的特性。
ESD敏感器件。该器件采用CMOS工艺制造。因此通常易受影响过度静电电压造成的损坏。在处理和存放期间必须采取适当的ESD预防措施这个设备。
Wolfson根据IPC / JEDEC J-STD-020B测试其封装类型的湿度敏感性,以确定可接受的存储表面贴装组装前的条件。这些级别是:
MSL1 =在<30°C / 85%相对湿度下无限制的使用寿命。通常不存放在防潮袋中。
MSL2 =在<30°C / 60%相对湿度下袋外储存1年。提供防潮袋。
MSL3 =在<30°C / 60%相对湿度下袋外储存168小时。提供防潮袋。
每种包装类型的湿度敏感度等级在订购信息中指定。

条件MIN MAX
数字电源电压-0.3V + 5V
模拟电源电压-0.3V + 7V
电压范围数字输入DGND -0.3V DVDD + 0.3V
电压范围模拟输入AGND -0.3V AVDD + 0.3V
主时钟频率37MHz
工作温度范围,T A -25°C + 85°C
焊接后的储存温度-65°C + 150°C
笔记:
1.对于设备的正常操作,模拟和数字地必须始终在0.3V以内。

推荐工作条件
参数符号测试条件MIN TYP MAX UNIT
数字电源范围DVDD 2.7 3.6 V.
模拟参考电源VREFP 2.7 5.5 V.
模拟电源范围AVDD 2.7 5.5 V.
地AGND,VREFN,DGND 0 V.
差值DGND至AGND -0.3 0 + 0.3V
注意:对于设备的正常操作,数字电源DVDD绝不能超过AVDD 0.3V。
电气特性
测试条件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN = 0V,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs,除非另有说明。
参数符号测试条件MIN TYP MAX UNIT
数字逻辑电平(CMOS电平)
输入低电平V IL 0.3 x DVDD V.
输入高电平V IH 0.7 x DVDD V.
输出LOW V OL I OL = 1mA 0.1 x DVDD V.
输出HIGH V OH I OH = -1mA 0.9 x DVDD V.
模拟参考电平
参考电压V VMID VREFP / 2 V.
潜在的分压器电阻R VMID VREFP到VMID和
VMID到VREFN
100kΩ
DAC性能(负载=10kΩΩ,50pF)
0dBFs满量程输出电压1.0 x
VREFP / 5
VRMS
信噪比(注1,2,4)A加权,
@ fs = 48kHz
95 103 dB
SNR(注1,2,4)A加权
@ fs = 96kHz
101分贝
SNR(注1,2,4)A加权
@ fs = 192kHz
101分贝
SNR(注1,2,4)A加权
@ fs = 48kHz,AVDD =
3.3V
101分贝
SNR(注1,2,4)A加权
@ fs = 96kHz,AVDD =
3.3V 96 D b
动态范围(注2,4)DNR A加权,-60dB满
规模输入
95 103 dB
总谐波失真(THD)
(注4)
1kHz,0dBFs -90 -83 dB
静音衰减1kHz输入,0dB增益100 dB
DAC通道间隔100 dB
电源抑制比PSRR 1kHz 100mVpp 50 dB
20Hz至20kHz
100mVp-P
45分贝
电源电流
模拟电源电流AVDD = 5V 18.4 mA
数字电源电流DVDD = 3.3V 14.6 mA

笔记:
1.输出电平与1kHz满量程输入的比率,输出电平全为0进入数字输入,测量为'A'加权。
2.使用20kHz低通滤波器完成所有性能测量,并注意A重量滤波器。没用与电气相比,这样的滤波器将导致更高的THD + N和更低的SNR和动态范围读数特点。低通滤波器消除了带外噪声;虽然它听不见但可能影响动态规格值。
3. VMID与10uF和0.1uF电容去耦(较小的值可能导致性能降低)。
4.每个DAC的性能分别测量
术语
1.信噪比(dB) - SNR衡量满量程输出和输出之间的电平差没有施加信号。 (在实现这些结果时不使用自动调零或自动调零功能)。
2.动态范围(dB) - DNR衡量信号最高和最低部分之间的差异。通常在低于满量程60dB时进行THD + N测量。然后通过增加60dB来校正测量的信号它。 (例如,THD + N @ -60dB = -32dB,DR = 92dB)。
3. THD + N(dB) - THD + N是(噪声+失真)/信号的均方根值的比率。
4.阻带衰减(dB) - 频谱衰减的程度(音频带外)。
5.通道分离(dB) - 也称为串扰。这是一个通道与之隔离的量的度量另一个。通常通过在一个通道上发送满量程信号并测量另一个通道来测量。
6.通带波纹 - 通带区域中频率响应的任何变化。

主时钟时间

DAC主时钟时序要求

测试条件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN = 0V,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs,除非
另有说明。
参数符号测试条件MIN TYP MAX UNIT
系统时钟定时信息
MCLK系统时钟脉冲宽度

t MCLKH 11 ns
MCLK系统时钟脉冲宽度

t MCLKL 11 ns
MCLK系统时钟周期时间t MCLKY 28 1000 ns
MCLK Duty cycle 40:60 60:40
节电模式激活MCLK停止后2 10 Us
恢复正常模式MCLK重新启动0.5 1 MCLK后
周期
主时钟时序要求

注意:
如果MCLK周期长于上面指定的最大值,则进入省电模式并关闭DAC内部数字音频滤波器被重置。在这种省电模式下,所有寄存器都将保留其值,并且可以通过控制接口以正常方式访问。恢复MCLK后,DAC会自动进行上电,但需要写入卷更新寄存器位才能恢复正确的音量设置。

数字音频接口 - 主模式

数字音频数据时序 - 主模式
测试条件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN,DGND = 0V,T A = + 25 o C,主模式,fs = 48kHz,MCLK = 256fs,除非
另有说明。
参数符号测试条件MIN TYP MAX UNIT
音频数据输入时序信息
LRCLK传播延迟
来自BCLK的下跌优势
t DL 0 10 ns
DIN1 / 2/3/4设置时间
BCLK上升优势
t DST 10 ns
DIN1 / 2/3/4保持时间
BCLK上升优势
t DHT 10 ns
数字音频数据时序 - 主模式

DIGITAL AUDIO INTERFACE - SLAVE MODE

MPU接口时序

SPI兼容控制接口输入时序
测试条件
除非另有说明,AVDD = 5V,DVDD = 3.3V,AGND,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs
PARAMETER SYMBOL MIN TYP MAX UNIT
MC / IWL上升沿到ML / I2S上升沿t SCS 60 ns
MC / IWL脉冲周期时间t SCY 80 ns
MC / IWL脉冲宽度低t SCL 30 ns
MC / IWL脉冲宽度高t SCH 30 ns
MD / DM至MC / IWL设置时间t DSU 20 ns
MC / IWL到MD / DM保持时间t DHO 20 ns
ML / I2S脉冲宽度低t CSL 20 ns
ML / I2S脉冲宽度高t CSH 20 ns
ML / I2S上升到MC / IWL上升t CSS 20 n

内部电源复位电路

内部上电复位电路原理图WM8768包含一个内部上电复位电路,如图7所示,用于复位上电后数字逻辑进入默认状态。 POR电路由DVDD和DVD供电监视DVDD。 如果DVDD低于最小阈值,它会将PORB置为低电平。

典型的上电顺序
显示了典型的上电序列。 当DVDD超过最低阈值时,Vpord,电路有足够的电压来保证PORB被置为低电平且芯片被保持在重置。 在这种情况下,将忽略对控制接口的所有写操作。 当DVDD上升到Vpor_on,PORB被释放为高电平且所有寄存器都处于默认状态并写入控件接口可能发生。
断电时,只要DVDD降至最低阈值以下,PORB就会置为低电平
Vpor_off。
符号MIN TYP MAX UNIT
V pord 0.3 0.5 0.8 V.
V por_on 1.3 1.7 2.0 V
V por_off 1.3 1.7 2.0 V
典型的POR操作(典型值,未测试)

设备说明介绍WM8768是一个完整的8通道DAC,包括数字插值和抽取滤波器开关电容器多位Σ-ΔDAC,每个通道都有数字音量控制输出平滑滤波器。
该器件在单个封装中实现为四个独立的立体声DAC,并由a控制单一界面。每个立体声DAC都有自己的数据输入DIN1 / 2/3/4。
DAC字时钟LRCLK,DAC位时钟BCLK和DAC主时钟MCLK在它们之间共享。音频接口可以配置为以主模式或从模式操作。在奴隶模式下,LRCLK和BCLK都是输入。
在主模式下,LRCLK和BCLK都是输出。每个DAC都有自己的数字音量控制,可以0.5dB步进调节。数字音量控件可以独立操作。另外,为每个提供过零检测电路用于数字音量控制的DAC。
数字音量控制检测到零点的转换在更新卷之前指向。这最大限度地减少了听觉咔嗒声和“拉链”噪音作为增益值更改。通过3线串行或引脚可编程控制接口控制器件的内部功能。
软件控制接口可以与控制数据一样与音频数据接口异步在内部重新同步到音频处理。提供使用128fs,192fs,256fs,384fs,512fs,768fs或1152fs主时钟的操作DAC在从模式下,时钟速率之间的选择是自动控制的。
音频采样率如果适当的主机,DAC允许(fs)从小于8ks / s到192ks / s时钟输入。
在PCM模式下,音频数据接口支持右对齐,左对齐和I 2 S(飞利浦左合理的,有点延迟的)接口格式以及高度灵活的DSP串行端口接口。

PCM音频数据采样率在典型的数字音频系统中,只有一个中央时钟源产生参考时钟所有音频数据处理都是同步的。这个时钟通常被称为音频系统主时钟。
外部主系统时钟可以直接通过DAC MCLK输入应用引脚,无需软件配置WM8768的DAC主时钟支持128fs至1152fs的音频采样率,其中fs为音频采样频率(LRCLK)通常为32kHz,44.1kHz,48kHz,96kHz或192kHz。
该主时钟用于操作数字滤波器和噪声整形电路。在从模式下,WM8768有一个主时钟检测电路,可自动确定系统时钟频率与采样率之间的关系(在+/- 32主机内)时钟)。如果出现大于32个时钟错误,则接口默认为1152fs模式。该WM8768可以容忍主时钟的相位变化或抖动。
示了典型的主站WM8768的时钟频率输入。WM8768的信号处理通常以128fs的过采样率运行。
该例外情况是使用128 / 192fs系统时钟进行操作,例如:用于192kHz操作时过采样率为64fs。

硬件控制模式
当MODE引脚保持高电平时,可以使用以下硬件操作模式。
静音和自动操作在硬件和软件模式下,MUTE引脚直接控制MUTE的选择,和可用于启用和禁用自动清除功能。该引脚在离开时成为输出浮动并表示已检测到无限零检测(IZD)。
描述
0正常运行1个静音DAC通道浮动使能IZD,MUTE引脚成为输出,指示IZD何时发生。
L =未检测到IZD,检测到H = IZD。
静音和自动控制
显示了在播放全振幅正弦曲线时MUTE的应用和释放采样率为48kHz。当MUTE(下部跟踪)被置位时,输出(上部跟踪)开始从最后一个输入样本的DC电平指数衰减。输出将向V MID衰减时间常数约为64个输入样本。当MUTE被置低时,输出将几乎立即从当前输入样本重新启动。

在硬件模式下(MODE引脚设置为高电平),MUTE引脚变为双向引脚。 因此如果是的话驱动低电平,设备永远不会软。 如果它被驱动为高电平,则所有通道都将进行软静音立即。但是如果引脚连接到高阻抗,或者悬空,那么当所有四个内部都为零时举起旗帜。

WM8768还将在MUTE引脚(输出端)上驱动弱逻辑高电平信号阻抗10kOhms),可用于驱动外部设备。在硬件模式下无法执行模拟静音。

输入格式选择
在硬件模式下,ML / I2S和MC / IWL成为输入控制,用于选择输入数据格式类型并输入DAC的数据字长。
ML / I2S MC / IWL输入数据模式
0 0 24位右对齐
0 1 20位右对齐
1 0 16位I 2 S.
1 1 24位I 2 S.
输入格式选择
注意:
在24位I 2 S模式下,只要左/右时钟,就支持24位或更小的宽度(LRCLK)至少24位时钟(BCLK)为高电平,低至24位时钟为低电平。 如果正好32位时钟出现在一个左/右时钟(16高,16低)芯片将自动检测并运行a16位数据模式。
DE-EMPHASIS CONTROL在硬件模式下,MD / DM引脚成为用于选择去加重滤波的输入控制适用

数字音频接口主人和奴隶模式音频接口在从模式或主模式下工作,可使用MS控制位选择。 在主控和从控模式DIN1 / 2/3/4始终是WM8768的输入。 默认为Slave模式。在从模式下,LRCLK和BCLK是WM8768的输入。

DIN1 / 2/3/4和LRCLK是在BCLK的上升沿由WM8768采样。通过设置控制位BCP,BCLK的极性可以反转,以便DIN1 / 2/3/4和LRCLK在BCLK的下降沿采样。

在主模式下,LRCLK和BCLK是WM8768的输出。 LRCLK和BCLK是由WM8768生成。 在BCLK的上升沿,WM8768对DIN1 / 2/3/4进行采样控制器必须输出在BCLK下降沿改变的DAC数据。通过设置控制位BCP,可以反转BCLK的极性,以便对DIN1 / 2/3/4进行采样BCLK的下降边缘..

音频接口格式
音频数据通过数字音频接口应用于内部DAC滤波器。 5个流行界面
支持格式:
&#8226;左对齐模式
•右对齐模式
•I 2 S模式
•DSP模式A.
•DSP模式B.
所有5种格式首先发送MSB,并支持16,20,24和32位的字长
32位右对齐模式的例外,不支持。
在左对齐,右对齐和I 2 S模式下,数字音频接口接收DAC数据DIN1 / 2/3/4输入。每个立体声通道的音频数据与LRCLK指示时间复用左侧或右侧通道是否存在。 LRCLK也用作定时参考来指示数据字的开头或结尾。
在左对齐,右对齐和I 2 S模式中,每LRCLK周期的最小BCLK数为2倍于所选字长。 LRCLK必须高至最小字长BCLK和低至少字长BCLK。 LRCLK的任何标记与空间比率均可接受符合上述要求。
在DSP模式A或B中,所有8个DAC通道都时间复用到DIN1。 LRCLK用作帧同步信号用于识别第一个字的MSB。每LRCLK的最小BCLK数句点是所选字长的8倍。 LRCLK提供的任何标记与空格比均可接受上升沿正确定位。

左撇子模式
在左对齐模式下,WM8768在第一个上升沿采样DIN1 / 2/3/4的MSB。
LRCLK过渡后的BCLK。 LRCLK在左侧样本期间为高,在右侧为低样本

正确的模式在右对齐模式下,在BCLK的上升沿,WM8768对DIN1 / 2/3/4的LSB进行采样在LRCLK过渡之前。 LRCLK在左侧样本期间为高,在右侧为低样品

软件静音模式在软件模式下(MODE引脚被拉动),WM8768可以通过多种不同方式静音低)

自动静音

WM8768可以通过计算DIN1 / 2/3/4输入上的零样本来自动进行自动调整。 当1024为零样本在一个通道上计数,四个内部零标志之一(zflag1 / 2/3/4如图2所示)被提出来了。 根据DZFM,MPD和IZD的外部硬件和设置,不同自动操作是可能的。

静音引脚作为输出

如果MUTE引脚连接到高阻抗(例如输入到外部静音电路)或左侧浮动,zflag1 / 2/3/4将根据DZFM设置输出到静音引脚。 这在中描述 MUTE引脚的输出阻抗为10k欧姆

当静音引脚用作输出时,其逻辑电平仍然连接到DZFM选择器芯片内部。 因此,当WM8768将静音引脚驱动为高电平时

应用信息推荐的外部组件

推荐模拟低通过后DAC滤波器建议将低通滤波器应用于每个DAC通道的输出,以实现Hi Fi应用。 通常,二阶滤波器是合适的并且提供足够的高衰减频率分量(使用的唯一低位,高位数多位Σ-ΔDAC结构在WM8768中产生的高频输出噪声远低于普通的sigma delta DAC。

这个滤波器通常还用于提供提供标准2Vrms输出电平所需的2倍增益来自大多数消费设备。

显示了一个合适的后DAC滤波器电路,增益为2倍。替代的反相滤波器架构也可以用于良好的结果

包装图纸


技术文章分类
相关技术文章
博评网